本發(fā)明涉及芯片，尤其涉及一種芯片先入先出隊列自動生成方法、電子設(shè)備和介質(zhì)。

背景技術(shù)：

1、芯片設(shè)計中，芯片組成模塊可以基于credit-debit總線協(xié)議互聯(lián)，credit-debit總線協(xié)議是一種用于在芯片內(nèi)部或芯片之間的總線上進(jìn)行數(shù)據(jù)傳輸和通信的協(xié)議，它基于信用（credit）和借記（debit）機制來控制數(shù)據(jù)的流動，確保數(shù)據(jù)傳輸?shù)母咝?、可靠性和有序性。這種協(xié)議類似于銀行賬戶的記賬方式，在總線上傳輸數(shù)據(jù)的發(fā)送方和接收方都有對應(yīng)的“信用額度”和“借記操作”，用于管理數(shù)據(jù)的發(fā)送和接收?；赾redit-debit總線協(xié)議互的兩個芯片組成模塊中需要分別設(shè)置一個深度相同的先出隊列（first-in-first-out，簡稱fifo）來記錄請求（request）數(shù)量和響應(yīng)（response）數(shù)量。在芯片設(shè)計過程中fifo的深度是以參數(shù)形式傳遞進(jìn)去的，由于多種因素，例如兩個芯片組成模塊由不同團(tuán)隊負(fù)責(zé)或者參數(shù)傳遞錯誤等原因，導(dǎo)致基于credit-debit總線協(xié)議互的兩個芯片組成模塊中設(shè)置的fifo深度不同，從而導(dǎo)致運行過程中，出現(xiàn)數(shù)據(jù)溢出等問題。由于芯片規(guī)模龐大，很難進(jìn)行調(diào)試（debug）。由此可知，如何提高芯片基于credit-debit總線協(xié)議互聯(lián)的芯片組成模塊的fifo生成的準(zhǔn)確性成為亟待解決的技術(shù)問題。

技術(shù)實現(xiàn)思路

1、本發(fā)明目的在于，提供一種芯片先入先出隊列自動生成方法、電子設(shè)備和介質(zhì)，提高了基于credit-debit總線協(xié)議互聯(lián)的芯片組成模塊的fifo生成的準(zhǔn)確性。

2、根據(jù)本發(fā)明第一方面，提供了一種芯片先入先出隊列自動生成方法，包括：

3、步驟s1、獲取芯片中需要基于credit-debit總線協(xié)議互聯(lián)的芯片組成模塊組合{(a1,b1),(a2,b2),...,(an,bn),...,(an,bn)}，an為芯片中需要基于credit-debit總線協(xié)議互聯(lián)的第n個發(fā)送端芯片組成模塊，bn為an對應(yīng)的接收模塊，n的取值范圍為1到n，n為芯片中需要基于credit-debit總線協(xié)議互聯(lián)的芯片組成模塊組合總數(shù)；

4、步驟s2、在an插入credit-debit總線協(xié)議信息cn，cn中包含an和bn對應(yīng)的fifo深度dn；

5、步驟s3、基于cn在an外cn生成對應(yīng)的深度為dn的發(fā)送端先入fifo模塊en，在bn外生成bn對應(yīng)的深度為dn的接收端fifo模塊fn；

6、步驟s4、基于cn將an的輸出端口與en的輸入端口互聯(lián)，將en的輸出端口與fn的輸入端口互聯(lián)，將fn的輸出端口與bn的輸入端口互聯(lián)。

7、根據(jù)本發(fā)明第二方面，提供一種電子設(shè)備，包括：至少一個處理器；以及，與所述至少一個處理器通信連接的存儲器；其中，所述存儲器存儲有被所述至少一個處理器執(zhí)行的指令，所述指令被設(shè)置為用于執(zhí)行本發(fā)明第一方面所述的方法。

8、根據(jù)本發(fā)明第三方面，提供一種計算機可讀存儲介質(zhì)，存儲有計算機可執(zhí)行指令，所述計算機指令用于執(zhí)行本發(fā)明第一方面所述的方法。

9、本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。借由上述技術(shù)方案，本發(fā)明提供的一種芯片先入先出隊列自動生成方法、電子設(shè)備和介質(zhì)可達(dá)到相當(dāng)?shù)募夹g(shù)進(jìn)步性及實用性，并具有產(chǎn)業(yè)上的廣泛利用價值，其至少具有以下有益效果：

10、本發(fā)明通過在每一基于credit-debit總線協(xié)議互聯(lián)的發(fā)送端芯片組成模塊中插入包含fifo深度的credit-debit總線協(xié)議信息，基于發(fā)送端芯片組成模塊中的credit-debit總線協(xié)議信息為發(fā)送端芯片組成模塊和接收端芯片組成模塊生成fifo深度的fifo，并建立互聯(lián)關(guān)系，本發(fā)明能夠確?；赾redit-debit總線協(xié)議互聯(lián)的發(fā)送端芯片組成模塊和接收端芯片組成模塊生成的fifo深度相同，提高了基于credit-debit總線協(xié)議互聯(lián)的芯片組成模塊的fifo生成的準(zhǔn)確性。

技術(shù)特征：

1.一種芯片先入先出隊列自動生成方法，其特征在于，包括：

2.根據(jù)權(quán)利要求1所述的方法，其特征在于，

3.根據(jù)權(quán)利要求1所述的方法，其特征在于，

4.根據(jù)權(quán)利要求1所述的方法，其特征在于，

5.根據(jù)權(quán)利要求4所述的方法，其特征在于，

6.根據(jù)權(quán)利要求5所述的方法，其特征在于，

7.根據(jù)權(quán)利要求5所述的方法，其特征在于，

8.一種電子設(shè)備，其特征在于，包括：

9.一種計算機可讀存儲介質(zhì)，其特征在于，存儲有計算機可執(zhí)行指令，所述計算機可執(zhí)行指令用于執(zhí)行前述權(quán)利要求1-7中任一項所述的方法。

技術(shù)總結(jié)
本發(fā)明涉及芯片技術(shù)領(lǐng)域，尤其涉及一種芯片先入先出隊列自動生成方法、電子設(shè)備和介質(zhì)，方法包括步驟S1、獲取芯片中需要基于Credit?Debit總線協(xié)議互聯(lián)的芯片組成模塊組合；步驟S2、在A<subgt;n</subgt;插入Credit?Debit總線協(xié)議信息C<subgt;n</subgt;；步驟S3、基于C<subgt;n</subgt;在A<subgt;n</subgt;外C<subgt;n</subgt;生成對應(yīng)的深度為D<subgt;n</subgt;的發(fā)送端先入FIFO模塊E<subgt;n</subgt;，在B<subgt;n</subgt;外生成B<subgt;n</subgt;對應(yīng)的深度為D<subgt;n</subgt;的接收端FIFO模塊F<subgt;n</subgt;；步驟S4、基于C<subgt;n</subgt;將A<subgt;n</subgt;的輸出端口與E<subgt;n</subgt;的輸入端口互聯(lián)，將E<subgt;n</subgt;的輸出端口與F<subgt;n</subgt;的輸入端口互聯(lián)，將F<subgt;n</subgt;的輸出端口與B<subgt;n</subgt;的輸入端口互聯(lián)。本發(fā)明提高了基于Credit?Debit總線協(xié)議互聯(lián)的芯片組成模塊的FIFO生成的準(zhǔn)確性。

技術(shù)研發(fā)人員：王定,張昀
受保護(hù)的技術(shù)使用者：沐曦集成電路（上海）股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/6/30