本公開總體涉及半導體處理方法、相關結構和半導體處理系統(tǒng)的領域，以及器件和集成電路制造的領域。更具體地，本公開總體涉及形成包括適用于制造電子器件的低介電常數(shù)層的互連結構的方法以及用于形成互連結構的半導體處理系統(tǒng)和包括互連結構的相關結構。
背景技術：
1、在器件(例如半導體器件)的制造期間，通常希望沉積低介電常數(shù)(低k)材料層，例如填充襯底表面上的特征(例如溝槽或間隙)。舉例來說，低k材料可用作金屬間介電層、后段制程過程中的間隙填充物、絕緣層或用于其它應用。
2、在器件制造處理期間，例如在互連結構的制造期間，低介電常數(shù)層容易受到處理引起的損傷。對互連結構中的低介電常數(shù)層的處理引起的損傷會導致材料的介電常數(shù)發(fā)生不希望的偏移。
3、因此，普遍需要形成包括低介電常數(shù)層的互連結構的方法，低介電常數(shù)層沒有或基本沒有處理引起的損傷。
4、本部分中闡述的任何討論，包括對問題和解決方案的討論，已經(jīng)包括在本公開中，僅僅是為了提供本公開的背景，并且不應被視為承認任何或所有討論在本發(fā)明被做出時是已知的，或者構成現(xiàn)有技術。
技術實現(xiàn)思路
1、本
技術實現(xiàn)要素：
以簡化的形式介紹了一些概念，這些概念將在下面進一步詳細描述。本發(fā)明內容不旨在必要地標識所要求保護的主題的關鍵特征或必要特征，也不旨在用于限制所要求保護的主題的范圍。
2、本公開的各種實施例涉及用于形成包括低介電常數(shù)層的互連結構的方法，以及被構造和布置用于形成包括低介電常數(shù)層的互連結構的半導體處理系統(tǒng)。如下面更詳細闡述，這里描述的方法能夠形成包括低介電常數(shù)層的互連結構，低介電常數(shù)層沒有或基本沒有處理引起的損傷。
3、在一方面，公開了一種在包括導電層的襯底上形成互連結構的方法。該方法包括在導電層中形成多個溝槽，溝槽延伸穿過導電層至襯底，從而形成多個導電元件，在多個導電元件上形成鈍化層，將襯底從第一半導體處理系統(tǒng)轉移到第二半導體處理系統(tǒng)，去除鈍化層并用低介電常數(shù)層填充多個溝槽。
4、在一些實施例中，在導電層中形成多個溝槽和形成鈍化層的步驟在第一半導體處理系統(tǒng)中執(zhí)行。
5、在一些實施例中，形成鈍化層的步驟在第一半導體處理系統(tǒng)中執(zhí)行。
6、在一些實施例中，在形成鈍化層之后，將襯底從第一半導體處理系統(tǒng)轉移到第二半導體處理系統(tǒng)。
7、在一些實施例中，去除鈍化層和用低介電常數(shù)層填充多個溝槽的步驟在第二半導體處理系統(tǒng)中執(zhí)行。
8、在一些實施例中，去除鈍化層和用低介電常數(shù)層填充多個溝槽的步驟在單個反應室中執(zhí)行。
9、在一些實施例中，鈍化層密封地沉積在多個溝槽和多個導電元件上，從而密封多個溝槽和多個導電元件。
10、在一些實施例中，鈍化層選自元素金屬，例如鎢、鉬、釕或鉭，氮化物，例如氮化硅、氮化鈦或氮化鉭，氧化物，例如氧化硅或氧化鋁，或碳化物，例如碳化鈦或碳化鉭。
11、在一方面，公開了一種在包括器件區(qū)域的襯底上形成互連結構的方法。該方法包括在襯底上沉積導電層，在導電層中蝕刻多個溝槽，溝槽延伸穿過導電層至襯底，從而形成包括多個導電元件和多個溝槽的非平面表面，在非平面表面上沉積鈍化層，將襯底從第一半導體處理系統(tǒng)轉移到第二半導體處理系統(tǒng)，蝕刻鈍化層以去除鈍化層并暴露非平面表面，以及直接在非平面表面上沉積低介電常數(shù)層以用低介電常數(shù)層填充多個溝槽。
12、在形成互連結構的一些實施例中，沉積鈍化層的步驟在第一半導體處理系統(tǒng)中進行。
13、在形成互連結構的一些實施例中，在形成鈍化層之后，將襯底從第一半導體處理系統(tǒng)轉移到第二半導體處理系統(tǒng)。
14、在形成互連結構的一些實施例中，蝕刻鈍化層和沉積低介電常數(shù)層的步驟在第二半導體處理系統(tǒng)中進行。
15、在形成互連結構的一些實施例中，蝕刻鈍化層和沉積低介電常數(shù)層的步驟在單個反應室中進行。
16、在另一方面，公開了一種半導體處理系統(tǒng)。該半導體處理系統(tǒng)包括：第一反應室，其被構造和布置用于蝕刻設置在襯底的非平面表面上的鈍化層，非平面表面包括多個導電元件和多個溝槽；第二反應室，其被構造和布置用于在非平面表面上沉積低介電常數(shù)層之前在非平面表面上執(zhí)行預處理過程；?第三反應室，其被構造和布置用于在非平面表面上沉積低介電常數(shù)層；轉移模塊，其被構造和布置用于在第一反應室、第二反應室和第三反應室之間移動襯底，同時將襯底保持在真空或惰性氣體環(huán)境中；一個或多個前體/反應物源，其可操作地與第一反應室、第二反應室和第三反應室中的每個聯(lián)接；以及控制器，其被構造和布置用于使半導體處理系統(tǒng)形成互連結構。
17、在半導體處理系統(tǒng)的一些實施例中，第一反應室和第三反應室包括單個反應室，其被構造和布置用于蝕刻鈍化層和沉積低介電常數(shù)層。
18、在一些實施例中，半導體處理系統(tǒng)還包括計量室，其被構造和布置用于在蝕刻鈍化層之后和/或沉積低介電常數(shù)層之后檢查襯底。
19、在又一方面，公開了一種在包括器件區(qū)域的襯底上形成互連結構的方法。該方法包括在襯底上沉積導電層，在導電層的頂表面上形成圖案化掩蔽材料以形成多個掩蔽區(qū)域和多個未掩蔽區(qū)域，穿過多個未掩蔽區(qū)域蝕刻導電層的暴露區(qū)域以在導電層中形成多個溝槽，溝槽延伸穿過導電層至襯底，從而形成包括多個導電元件和多個溝槽的非平面表面，在非平面表面上沉積鈍化層，將襯底從第一半導體處理系統(tǒng)轉移到第二半導體處理系統(tǒng)，蝕刻鈍化層以去除鈍化層，以及在非平面表面上沉積低介電常數(shù)層以用低介電常數(shù)層填充多個溝槽。
20、在形成互連結構的一些實施例中，鈍化層和圖案化掩蔽材料可以由基本相同的化學物質蝕刻。
21、在形成互連結構的一些實施例中，蝕刻鈍化層的步驟還包括蝕刻任何殘留的圖案化掩蔽材料。
22、在形成互連結構的一些實施例中，在第二半導體處理系統(tǒng)的單個反應室中執(zhí)行進行預處理過程以去除任何殘留的圖案化掩蔽材料和蝕刻鈍化層的步驟。
23、為了總結本發(fā)明和相對于現(xiàn)有技術實現(xiàn)的優(yōu)點，上面已經(jīng)描述了本發(fā)明的某些目的和優(yōu)點。當然，應該理解，根據(jù)本發(fā)明的任何特定實施例，不一定可以實現(xiàn)所有這些目的或優(yōu)點。因此，例如，本領域技術人員將認識到，本發(fā)明可以實現(xiàn)或優(yōu)化本文教導或建議的一個優(yōu)點或一組優(yōu)點的方式實施或執(zhí)行，而不必實現(xiàn)本文教導或建議的其他目的或優(yōu)點。
24、所有這些實施例都在這里公開的本發(fā)明的范圍內。從下面參照附圖對某些實施例的詳細描述中，這些和其他實施例對于本領域技術人員來說將變得顯而易見，本發(fā)明不限于所公開的任何特定實施例。
1.一種在包括導電層的襯底上形成互連結構的方法，該方法包括：
2.根據(jù)權利要求1所述的方法，其中，在所述導電層中形成所述多個溝槽和形成所述鈍化層的步驟在所述第一半導體處理系統(tǒng)中執(zhí)行。
3.根據(jù)權利要求1所述的方法，其中，在所述第一半導體處理系統(tǒng)中執(zhí)行形成所述鈍化層的步驟。
4.根據(jù)權利要求3所述的方法，還包括在形成所述鈍化層之前，在所述多個導電元件上執(zhí)行預處理過程。
5.根據(jù)權利要求3所述的方法，還包括在形成所述鈍化層之后檢查襯底。
6.根據(jù)權利要求3所述的方法，其中，在形成所述鈍化層之后，將襯底從所述第一半導體處理系統(tǒng)轉移到所述第二半導體處理系統(tǒng)。
7.根據(jù)權利要求6所述的方法，其中，去除所述鈍化層和用所述低介電常數(shù)層填充所述多個溝槽的步驟在所述第二半導體處理系統(tǒng)中執(zhí)行。
8.根據(jù)權利要求7所述的方法，其中，去除所述鈍化層和用所述低介電常數(shù)層填充所述多個溝槽的步驟在單個反應室中執(zhí)行。
9.根據(jù)權利要求8所述的方法，還包括在去除所述鈍化層之后并且在用所述低介電常數(shù)層填充所述多個溝槽之前，在所述多個導電元件上執(zhí)行預處理過程。
10.根據(jù)權利要求1所述的方法，其中，所述鈍化層密封地沉積在所述多個溝槽和所述多個導電元件上，從而密封多個溝槽和多個導電元件。
11.根據(jù)權利要求1所述的方法，其中，所述鈍化層選自元素金屬，例如鎢、鉬、釕或鉭，氮化物，例如氮化硅、氮化鈦或氮化鉭，氧化物，例如氧化硅或氧化鋁，或碳化物，例如碳化硅。
12.一種在包括器件區(qū)域的襯底上形成互連結構的方法，該方法包括：
13.根據(jù)權利要求12所述的方法，其中，沉積所述鈍化層的步驟在所述第一半導體處理系統(tǒng)中執(zhí)行。
14.根據(jù)權利要求13所述的方法，還包括在沉積所述鈍化層之前，在所述多個導電元件上執(zhí)行預處理過程。
15.根據(jù)權利要求13所述的方法，其中，在形成所述鈍化層之后，將襯底從所述第一半導體處理系統(tǒng)轉移到所述第二半導體處理系統(tǒng)。
16.根據(jù)權利要求15所述的方法，其中，蝕刻所述鈍化層和沉積所述低介電常數(shù)層的步驟在所述第二半導體處理系統(tǒng)中執(zhí)行。
17.根據(jù)權利要求16所述的方法，其中，蝕刻所述鈍化層和沉積所述低介電常數(shù)層的步驟在單個反應室中進行。
18.一種半導體處理系統(tǒng)，包括：
19.根據(jù)權利要求18所述的半導體處理系統(tǒng)，其中，所述第一反應室和所述第三反應室包括單個反應室，其被構造和布置用于蝕刻所述鈍化層和沉積所述低介電常數(shù)層。
20.根據(jù)權利要求18所述的半導體處理系統(tǒng)，還包括計量室，其被構造和布置用于在蝕刻所述鈍化層之后和/或沉積所述低介電常數(shù)層之后檢查襯底。