本申請涉及半導(dǎo)體，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。

背景技術(shù)：

1、目前的rram結(jié)構(gòu)的形成方法一般是：先沉積底電極、阻變層和頂電極材料，再刻蝕底電極、阻變層和頂電極材料形成由底電極、阻變層和頂電極構(gòu)成的存儲器單元。然而由于底電極、阻變層和頂電極厚度較厚，會對前層套刻對準信號產(chǎn)生遮擋，導(dǎo)致刻蝕工藝精度較差。此外，由于底電極、阻變層和頂電極厚度較厚，在形成覆蓋存儲器單元的介質(zhì)層時容易在層間介質(zhì)層中產(chǎn)生空洞。

2、因此，有必要提供一種更有效、更可靠的技術(shù)方案，避免刻蝕精度差的問題以及提高層間介質(zhì)層的質(zhì)量。

技術(shù)實現(xiàn)思路

1、本申請?zhí)峁┮环N半導(dǎo)體結(jié)構(gòu)及其形成方法，可以避免刻蝕精度差的問題以及提高層間介質(zhì)層的質(zhì)量。

2、本申請的一個方面提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：提供基底，所述基底中形成有第一金屬層，所述基底和第一金屬層表面形成有掩膜層，所述掩膜層中形成有貫穿所述掩膜層并電連接所述第一金屬層的底電極；在所述掩膜層和底電極表面形成第一層間介質(zhì)層，所述第一層間介質(zhì)層中包括暴露所述底電極的第一開口；在所述第一開口底部和側(cè)壁依次形成阻變層和頂電極，所述底電極、阻變層和頂電極構(gòu)成存儲器單元；在所述第一層間介質(zhì)層表面形成覆蓋所述第一層間介質(zhì)層和存儲器單元的第二層間介質(zhì)層，所述第二層間介質(zhì)層中包括暴露所述頂電極的第二開口；在所述第二開口中形成電連接所述頂電極的第二金屬層。

3、在本申請的一些實施例中，所述基底包括半導(dǎo)體襯底以及位于所述半導(dǎo)體襯底表面的介質(zhì)層，所述第一金屬層位于所述介質(zhì)層中。

4、在本申請的一些實施例中，所述第一開口部分或完全暴露所述底電極。

5、在本申請的一些實施例中，所述第一開口底部的阻變層的厚度大于所述第一開口側(cè)壁的阻變層的厚度。

6、在本申請的一些實施例中，所述第一開口底部的阻變層的厚度與所述第一開口側(cè)壁的阻變層的厚度之比為1:(0.1-1)。

7、本申請的另一個方面還提供一種半導(dǎo)體結(jié)構(gòu)，包括：基底，所述基底中形成有第一金屬層，所述基底和第一金屬層表面形成有掩膜層，所述掩膜層中形成有貫穿所述掩膜層并電連接所述第一金屬層的底電極；第一層間介質(zhì)層，位于所述掩膜層和底電極表面，所述第一層間介質(zhì)層中包括暴露所述底電極的第一開口；依次位于所述第一開口底部和側(cè)壁的阻變層和頂電極，所述底電極、阻變層和頂電極構(gòu)成存儲器單元；第二層間介質(zhì)層，覆蓋所述第一層間介質(zhì)層和存儲器單元，所述第二層間介質(zhì)層中包括暴露所述頂電極的第二開口；第二金屬層，位于所述第二開口中電連接所述頂電極。

8、在本申請的一些實施例中，所述基底包括半導(dǎo)體襯底以及位于所述半導(dǎo)體襯底表面的介質(zhì)層，所述第一金屬層位于所述介質(zhì)層中。

9、在本申請的一些實施例中，所述第一開口部分或完全暴露所述底電極。

10、在本申請的一些實施例中，所述第一開口底部的阻變層的厚度大于所述第一開口側(cè)壁的阻變層的厚度。

11、在本申請的一些實施例中，所述第一開口底部的阻變層的厚度與所述第一開口側(cè)壁的阻變層的厚度之比為1:(0.1-1)。

12、本申請?zhí)峁┮环N半導(dǎo)體結(jié)構(gòu)及其形成方法，可以避免刻蝕精度差的問題以及提高層間介質(zhì)層的質(zhì)量。

技術(shù)特征：

1.一種半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，包括：

2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述基底包括半導(dǎo)體襯底以及位于所述半導(dǎo)體襯底表面的介質(zhì)層，所述第一金屬層位于所述介質(zhì)層中。

3.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述第一開口部分或完全暴露所述底電極。

4.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述第一開口底部的阻變層的厚度大于所述第一開口側(cè)壁的阻變層的厚度。

5.如權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述第一開口底部的阻變層的厚度與所述第一開口側(cè)壁的阻變層的厚度之比為1:(0.1-1)。

6.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括：

7.如權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述基底包括半導(dǎo)體襯底以及位于所述半導(dǎo)體襯底表面的介質(zhì)層，所述第一金屬層位于所述介質(zhì)層中。

8.如權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一開口部分或完全暴露所述底電極。

9.如權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一開口底部的阻變層的厚度大于所述第一開口側(cè)壁的阻變層的厚度。

10.如權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一開口底部的阻變層的厚度與所述第一開口側(cè)壁的阻變層的厚度之比為1:(0.1-1)。

技術(shù)總結(jié)
本申請?zhí)峁┌雽?dǎo)體結(jié)構(gòu)及其形成方法，所述半導(dǎo)體結(jié)構(gòu)包括：基底，所述基底中形成有第一金屬層，所述基底和第一金屬層表面形成有掩膜層，所述掩膜層中形成有貫穿所述掩膜層并電連接所述第一金屬層的底電極；第一層間介質(zhì)層，位于所述掩膜層和底電極表面，所述第一層間介質(zhì)層中包括暴露所述底電極的第一開口；依次位于所述第一開口底部和側(cè)壁的阻變層和頂電極，所述底電極、阻變層和頂電極構(gòu)成存儲器單元；第二層間介質(zhì)層，覆蓋所述第一層間介質(zhì)層和存儲器單元，所述第二層間介質(zhì)層中包括暴露所述頂電極的第二開口；第二金屬層，位于所述第二開口中電連接所述頂電極。本申請可以避免刻蝕精度差的問題以及提高層間介質(zhì)層的質(zhì)量。

技術(shù)研發(fā)人員：賀曉東,武詠琴
受保護的技術(shù)使用者：北方集成電路技術(shù)創(chuàng)新中心（北京）有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/6/30