本發(fā)明有關(guān)于一種半導體結(jié)構(gòu)，且特別有關(guān)于一種可增加控制柵極與浮柵極之間耦合率的半導體存儲器裝置及其形成方法。

背景技術(shù)：

1、傳統(tǒng)的快閃存儲器裝置中，源極/漏極區(qū)與通道區(qū)位于同一平面上，裝置尺寸的變化將直接影響到通道長度，因而使裝置尺寸縮小受到限制。再者，快閃存儲器裝置中通常使用單一通道區(qū)來進行寫入及抹除操作，導致通道區(qū)上方的隧穿氧化層因多次寫入/抹除降低了耐操度(endurance)(即，降低寫入及抹除操作的次數(shù))，從而減少裝置的可靠度。另外，當裝置尺寸縮小時，降低了浮柵極與堆疊于其上的控制柵極之間的電容，導致浮柵極與控制柵極之間的耦合率(coupling?ratio)下降，使快閃存儲器裝置的工作電壓(例如，施加于控制柵極的電壓)增加。

技術(shù)實現(xiàn)思路

1、本發(fā)明提供一種半導體存儲器裝置，其包括：一半導體襯底以及多個晶體管結(jié)構(gòu)。半導體襯底具有一第一導電型的一第一摻雜濃度。晶體管結(jié)構(gòu)設(shè)置于該半導體襯底上，且晶體管結(jié)構(gòu)各自包括：一半導體層、一第一浮柵極、一第一控制柵極、一第一隧穿氧化層以及一柵間介電層。半導體層具有第一導電型的一第二摻雜濃度，第二摻雜濃度不同于第一摻雜濃度。第一浮柵極覆蓋半導體層的一第一側(cè)壁，且具有一弧形側(cè)壁相對于第一側(cè)壁。第一隧穿氧化層位于第一浮柵極與半導體襯底之間，且位于第一浮柵極與半導體層之間。第一控制柵極設(shè)置于第一浮柵極上，而柵間介電層位于第一控制柵極與第一浮柵極之間，且順應性覆蓋第一浮柵極的弧形側(cè)壁。

2、本發(fā)明另提供一種半導體存儲器裝置的形成方法。上述方法包括形成至少一半導體層于一半導體襯底上，半導體襯底具有一第一p型摻雜濃度且半導體層具有一第二p型摻雜濃度，且第二p型摻雜濃度不同于第一p型摻雜濃度。上述方法也包括順應性形成一第一介電層以覆蓋半導體襯底的一上表面及覆蓋半導體層的一上表面與相對的一第一側(cè)壁及一第二側(cè)壁，以及形成一第一浮柵極及一第二浮柵極于第一介電層上，且分別覆蓋第一側(cè)壁及第二側(cè)壁，第一浮柵極及第二浮柵極具有一弧形側(cè)壁分別相對于第一側(cè)壁及第二側(cè)壁。上述方法更包括順應性形成一第二介電層以覆蓋半導體襯底的上表面、半導體層的上表面、第一浮柵極的弧形側(cè)壁及第二浮柵極的弧形側(cè)壁。再者，上述方法也包括形成一第一控制柵極及一第二控制柵極分別覆蓋位于第一浮柵極及第二浮柵極上的第二介電層。

3、本發(fā)明的半導體記體裝置中各個晶體管結(jié)構(gòu)具有一對間隙壁(spacer)型浮柵極，且浮柵極具有弧形側(cè)壁。在上述配置中，可通過增加浮柵極的弧形側(cè)壁與控制閘級的接觸面積而提升浮柵極與其上方的控制柵極之間的耦合率。半導體記體裝置具有不同摻雜濃度的通道區(qū)，可分別用于存儲器裝置的寫入操作與抹除操作，進而有效提升浮柵極與通道區(qū)之間的隧穿氧化層的耐操度(亦即，增加寫入操作與抹除操作的次數(shù))。半導體記體裝置中間隙壁型浮柵極通過一半導體層彼此隔開，可避免浮柵極之間產(chǎn)生不必要的干擾。半導體記體裝置中各個浮柵極兩側(cè)的源極區(qū)與漏極區(qū)不在同一平面上，因此可降低裝置尺寸的變化對通道長度的不利影響。

技術(shù)特征：

1.一種半導體存儲器裝置，其特征在于，包括：

2.如權(quán)利要求1所述的半導體存儲器裝置，其特征在于，該等晶體管結(jié)構(gòu)各自更包括：

3.如權(quán)利要求1所述的半導體存儲器裝置，其特征在于，該第一導電型為p型，而該第二導電型為n型。

4.如權(quán)利要求3所述的半導體存儲器裝置，其特征在于，該第二摻雜濃度高于該第一摻雜濃度。

5.如權(quán)利要求3所述的半導體存儲器裝置，其特征在于，該第二摻雜濃度低于該第一摻雜濃度。

6.如權(quán)利要求1所述的半導體存儲器裝置，其特征在于，該等晶體管結(jié)構(gòu)各自更包括：

7.如權(quán)利要求6所述的半導體存儲器裝置，其特征在于，該第一控制柵極包括多晶硅，且該第一導電蓋層包括金屬或金屬硅化物。

8.如權(quán)利要求1所述的半導體存儲器裝置，其特征在于，該等晶體管結(jié)構(gòu)各自更包括：

9.如權(quán)利要求8所述的半導體存儲器裝置，其特征在于，該等晶體管結(jié)構(gòu)各自更包括：

10.如權(quán)利要求8所述的半導體存儲器裝置，其特征在于，該等晶體管結(jié)構(gòu)各自更包括：

11.如權(quán)利要求8所述的半導體存儲器裝置，其特征在于，該等晶體管結(jié)構(gòu)各自更包括：

12.一種半導體存儲器裝置的形成方法，其特征在于，包括：

13.如權(quán)利要求12所述的半導體存儲器裝置的形成方法，其特征在于，更包括：

14.如權(quán)利要求13所述的半導體存儲器裝置的形成方法，其特征在于，更包括：

15.如權(quán)利要求12所述的半導體存儲器裝置的形成方法，其特征在于，在形成該第二介電層之前更包括：

技術(shù)總結(jié)
本發(fā)明提供了一種半導體存儲器裝置及其形成方法，半導體存儲器裝置包括：一半導體襯底以及多個晶體管結(jié)構(gòu)。晶體管結(jié)構(gòu)設(shè)置于半導體襯底上且各自包括：一半導體層、一浮柵極、一控制柵極、一隧穿氧化層以及一柵間介電層。半導體襯底及半導體層具有相同的導電型及不同的摻雜濃度。浮柵極覆蓋半導體層的一側(cè)壁上，且具有一弧形側(cè)壁相對于半導體層的的側(cè)壁。隧穿氧化層位于浮柵極與半導體襯底之間，且位于浮柵極與半導體層之間?？刂茤艠O設(shè)置于浮柵極上，而柵間介電層位于控制柵極與浮柵極之間，且順應性覆蓋浮柵極的弧形側(cè)壁。

技術(shù)研發(fā)人員：劉重顯
受保護的技術(shù)使用者：華邦電子股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/6/26