本公開涉及一種半導體芯片，其調(diào)整用于輸入到半導體芯片外部和從半導體芯片外部輸出的選通信號的延遲量。
背景技術(shù)：
1、通常，對存儲器芯片的訪問可以通過控制器進行。例如，在針對存儲器芯片的數(shù)據(jù)讀取開始之后，主機向控制器傳送讀取命令和地址?？刂破鲝拇鎯ζ餍酒x取數(shù)據(jù)并將讀取數(shù)據(jù)傳送給主機。在針對存儲器芯片的數(shù)據(jù)寫入開始之后，主機向控制器傳送寫入命令、寫入數(shù)據(jù)和地址。控制器將寫入數(shù)據(jù)寫入存儲器裝置。在針對存儲器芯片的這種訪問過程中，由于工藝、電壓和溫度(pvt)變化，對輸入到存儲器芯片和從存儲器芯片輸出的數(shù)據(jù)進行選通的選通信號可以在不同的時間生成。
技術(shù)實現(xiàn)思路
1、在一實施例中，一種存儲器芯片可以包括：延遲量調(diào)整電路，其配置為在后訓練操作開始之后，基于芯片標識和測試模式信號改變代碼信號的邏輯電平組合，該代碼信號調(diào)整用于通過導電通孔輸入或輸出的選通信號的第一延遲量，以及配置為通過對代碼信號執(zhí)行算術(shù)運算來生成操作代碼信號；以及數(shù)據(jù)處理電路，其配置為將選通信號延遲基于操作代碼信號的第二延遲量，配置為與被延遲了第二延遲量的選通信號同步地鎖存內(nèi)部數(shù)據(jù)，以及配置為將鎖存的內(nèi)部數(shù)據(jù)作為數(shù)據(jù)輸出。
2、在一實施例中，一種半導體芯片可以包括：第一存儲器芯片，配置為在后訓練操作開始之后，當芯片標識(id)處于第一邏輯電平組合時，通過對調(diào)整用于通過第一導電通孔輸入的選通信號的延遲量的第一代碼信號執(zhí)行算術(shù)運算來生成第一操作代碼信號，以及配置為通過將選通信號延遲基于第一操作代碼信號被調(diào)整的延遲量來通過第二導電通孔輸出第一數(shù)據(jù)；以及第二存儲器芯片，配置為在后訓練操作開始之后，當芯片標識處于第二邏輯電平組合時，通過對調(diào)整用于通過第一導電通孔輸入的選通信號的延遲量的第二代碼信號執(zhí)行算術(shù)運算來生成第二操作代碼信號，以及配置為通過將選通信號延遲基于第二操作代碼信號被調(diào)整的延遲量來通過第三導電通孔輸出第二數(shù)據(jù)。
3、在一實施例中，一種半導體芯片可以包括：第一存儲器芯片，其與第一芯片標識(id)相關(guān)聯(lián)，第一存儲器芯片配置為響應于接收到第一芯片id，通過對調(diào)整用于通過第一信號路徑輸入的選通信號的延遲量的第一代碼信號執(zhí)行算術(shù)運算來生成第一操作代碼信號，以及基于第一操作代碼信號調(diào)整用于選通信號的延遲量；以及第二存儲器芯片，其與第二芯片標識(id)相關(guān)聯(lián)，該第二存儲器芯片配置為響應于接收到第二芯片id，通過對調(diào)整用于通過第二信號路徑輸入的選通信號的延遲量的第二代碼信號執(zhí)行算術(shù)運算來生成第二操作代碼信號，以及基于第二操作代碼信號調(diào)整用于選通信號的延遲量。
4、在一實施例中，一種方法可以包括：通過對調(diào)整用于選通信號的延遲量的代碼信號執(zhí)行算術(shù)運算來生成操作代碼信號；基于操作代碼信號調(diào)整用于選通信號的延遲量；將選通信號延遲經(jīng)調(diào)整的延遲量；與被延遲了經(jīng)調(diào)整的延遲量的選通信號同步地鎖存內(nèi)部數(shù)據(jù)；以及輸出被鎖存的內(nèi)部數(shù)據(jù)。
1.一種存儲器芯片，包括：
2.根據(jù)權(quán)利要求1所述的存儲器芯片，其中：
3.根據(jù)權(quán)利要求1所述的存儲器芯片，其中，所述代碼信號是在所述后訓練操作執(zhí)行之前執(zhí)行的預訓練操作開始之后生成的、用于通過具有針對所述導電通孔的延遲量的復制延遲電路來調(diào)整用于所述選通信號的延遲量的信號。
4.根據(jù)權(quán)利要求1所述的存儲器芯片，其中，所述延遲量調(diào)整電路包括：
5.根據(jù)權(quán)利要求4所述的存儲器芯片，其中，所述訓練電路包括：
6.根據(jù)權(quán)利要求5所述的存儲器芯片，其中，所述偏移代碼信號生成電路包括：
7.根據(jù)權(quán)利要求5所述的存儲器芯片，其中，所述算術(shù)電路包括：
8.根據(jù)權(quán)利要求5所述的存儲器芯片，其中，所述代碼選擇電路包括：
9.一種半導體芯片，包括：
10.根據(jù)權(quán)利要求9所述的半導體芯片，其中，所述第二存儲器芯片堆疊在所述第一存儲器芯片和所述第一至第三導電通孔之上。
11.根據(jù)權(quán)利要求9所述的半導體芯片，其中，所述第一存儲器芯片包括：
12.根據(jù)權(quán)利要求11所述的半導體芯片，其中，所述第一延遲量調(diào)整電路包括：
13.根據(jù)權(quán)利要求12所述的半導體芯片，其中，所述第一訓練電路包括：
14.根據(jù)權(quán)利要求13所述的半導體芯片，其中，所述第一偏移代碼信號生成電路包括：
15.根據(jù)權(quán)利要求13所述的半導體芯片，其中，所述第一算術(shù)電路包括：
16.根據(jù)權(quán)利要求13所述的半導體芯片，其中，所述第一代碼選擇電路包括：
17.根據(jù)權(quán)利要求9所述的半導體芯片，其中，所述第二存儲器芯片包括：
18.根據(jù)權(quán)利要求17所述的半導體芯片，其中，所述第二延遲量調(diào)整電路包括：
19.根據(jù)權(quán)利要求18所述的半導體芯片，其中，所述第二訓練電路包括：
20.根據(jù)權(quán)利要求19所述的半導體芯片，其中，所述第二偏移代碼信號生成電路包括：
21.根據(jù)權(quán)利要求19所述的半導體芯片，其中，所述第二算術(shù)電路包括：
22.根據(jù)權(quán)利要求19所述的半導體芯片，其中，所述第二代碼選擇電路包括：
23.一種半導體芯片，包括：
24.根據(jù)權(quán)利要求23所述的半導體芯片，其中，所述第一信號路徑和所述第二信號路徑是通過多個導電通孔或多個引線接合段來實現(xiàn)的。
25.根據(jù)權(quán)利要求23所述的半導體芯片，其中，所述第一存儲器芯片和所述第二存儲器芯片堆疊在所述第一信號路徑和所述第二信號路徑之上。
26.根據(jù)權(quán)利要求23所述的半導體芯片，其中：
27.根據(jù)權(quán)利要求23所述的半導體芯片，其中，所述第一存儲器芯片包括：
28.根據(jù)權(quán)利要求27所述的半導體芯片，其中：
29.根據(jù)權(quán)利要求23所述的半導體芯片，其中，所述第二存儲器芯片包括：
30.根據(jù)權(quán)利要求29所述的半導體芯片，其中：
31.一種方法，包括：
32.根據(jù)權(quán)利要求31所述的方法，其中，所述經(jīng)調(diào)整的延遲量是基于用于所述選通信號的信號路徑。