本申請(qǐng)涉及集成電路，尤其涉及一種數(shù)模轉(zhuǎn)換器、芯片及計(jì)算設(shè)備。
背景技術(shù)：
1、隨著無線通訊需求的發(fā)展，無線通訊技術(shù)中使用到的數(shù)模轉(zhuǎn)換器(digital?toanalog?convertor,dac)需要越來越高的精度和速度。dac將經(jīng)過各種處理運(yùn)算將原始數(shù)字信號(hào)轉(zhuǎn)換為相應(yīng)的電壓，電流模擬量。如圖1，原始數(shù)字信號(hào)會(huì)經(jīng)過各種數(shù)字邏輯，各數(shù)字邏輯通常有自己相應(yīng)的數(shù)字電源。
2、但是，如何消除數(shù)據(jù)相關(guān)的電源噪聲引起的諧波失真是一個(gè)亟待解決的技術(shù)問題。
技術(shù)實(shí)現(xiàn)思路
1、本申請(qǐng)?zhí)峁┝艘环N能夠消除數(shù)據(jù)相關(guān)的電源噪聲引起的諧波失真的方案。
2、為了達(dá)到上述目的，本申請(qǐng)?zhí)峁┝艘韵录夹g(shù)方案：
3、第一方面，提供了一種數(shù)模轉(zhuǎn)換器，數(shù)模轉(zhuǎn)換器包括：數(shù)據(jù)生成模塊，用于根據(jù)輸入的原始數(shù)字信號(hào)生成陰影信號(hào)和有效信號(hào)，所述陰影信號(hào)在所述有效信號(hào)發(fā)生翻轉(zhuǎn)時(shí)保持當(dāng)前數(shù)據(jù)，并在所述有效信號(hào)保持時(shí)進(jìn)行翻轉(zhuǎn)；第一運(yùn)算邏輯模塊，用于對(duì)所述有效信號(hào)進(jìn)行運(yùn)算；第二運(yùn)算邏輯模塊，用于對(duì)所述陰影信號(hào)進(jìn)行運(yùn)算，所述第二運(yùn)算邏輯模塊和所述第一運(yùn)算邏輯模塊共用電源；數(shù)模轉(zhuǎn)換模塊，用于對(duì)運(yùn)算后的有效信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，以輸出模擬信號(hào)。
4、可選的，在時(shí)鐘信號(hào)的每一周期內(nèi)均有信號(hào)發(fā)生翻轉(zhuǎn)，所述信號(hào)為所述陰影信號(hào)或所述有效信號(hào)。
5、可選的，所述數(shù)據(jù)生成模塊包括：判斷單元，用于判斷相鄰兩個(gè)時(shí)鐘信號(hào)周期內(nèi)的原始數(shù)字信號(hào)是否發(fā)生翻轉(zhuǎn)，并輸出判斷結(jié)果；翻轉(zhuǎn)單元，用于根據(jù)所述判斷結(jié)果確定是否對(duì)當(dāng)前時(shí)鐘信號(hào)周期內(nèi)的陰影信號(hào)進(jìn)行翻轉(zhuǎn)。
6、可選的，所述判斷單元包括：第一延遲子單元，所述第一延遲單元的輸入端接入所述原始數(shù)字信號(hào)，所述第一延遲單元的輸出端輸出延遲一個(gè)時(shí)鐘信號(hào)周期后的第一數(shù)字信號(hào)；第二延遲子單元，所述第二延遲單元的輸入端耦接所述第一延遲單元的輸出端，所述第二延遲單元的輸出端輸出延遲兩個(gè)時(shí)鐘信號(hào)周期后的第二數(shù)字信號(hào)；異或邏輯門，所述異或邏輯門的輸入端耦接所述第一延遲單元的輸出端以及所述第二延遲單元的輸出端，所述異或邏輯門用于對(duì)所述第一數(shù)字信號(hào)和所述第二數(shù)字信號(hào)進(jìn)行異或運(yùn)算，以輸出選擇信號(hào)，所述選擇信號(hào)表示所述判斷結(jié)果。
7、可選的，所述翻轉(zhuǎn)單元包括：翻轉(zhuǎn)子單元，所述翻轉(zhuǎn)子單元的第一輸入端接入所述陰影信號(hào)，所述翻轉(zhuǎn)子單元的第二輸入端接入翻轉(zhuǎn)后的陰影信號(hào)，所述翻轉(zhuǎn)子單元根據(jù)所述判斷結(jié)果選擇輸出陰影信號(hào)或所述翻轉(zhuǎn)后的陰影信號(hào)；第三延遲子單元，所述第三延遲單元的輸入端耦接所述翻轉(zhuǎn)子單元的輸出端。
8、可選的，所述第二延遲子單元輸出所述有效信號(hào)，所述第三延遲單元輸出所述陰影信號(hào)。
9、可選的，所述判斷單元還包括：第四延遲子單元，所述第四延遲子單元的輸入端耦接所述第二延遲單元的輸出端，所述第四延遲子單元的輸出端輸出所述有效信號(hào)；所述翻轉(zhuǎn)單元還包括：第五延遲子單元，所述第五延遲子單元的輸入端耦接所述第三延遲單元的輸出端，所述第五延遲子單元的輸出端輸出所述陰影信號(hào)。
10、可選的，所述第一運(yùn)算邏輯模塊與所述第二運(yùn)算邏輯模塊的數(shù)量為多個(gè)，多個(gè)第一運(yùn)算邏輯模塊與多個(gè)第二運(yùn)算邏輯模塊具有對(duì)應(yīng)關(guān)系，具有對(duì)應(yīng)關(guān)系的第一運(yùn)算邏輯模塊與第二運(yùn)算邏輯模塊共用同一電源。
11、第二方面，本申請(qǐng)還提供一種計(jì)算設(shè)備，該計(jì)算設(shè)備包括第一方面的數(shù)模轉(zhuǎn)換器。
12、第三方面，本申請(qǐng)還提供一種芯片，該芯片包括第一方面的數(shù)模轉(zhuǎn)換器。
13、第四方面，本申請(qǐng)實(shí)施例還提供一種系統(tǒng)芯片，應(yīng)用于終端中，所述芯片系統(tǒng)包括至少一個(gè)處理器、接口電路以及第一方面的數(shù)模轉(zhuǎn)換器。
14、與現(xiàn)有技術(shù)相比，本申請(qǐng)技術(shù)方案具有以下有益效果：
15、本申請(qǐng)技術(shù)方案中，數(shù)模轉(zhuǎn)換器包括數(shù)據(jù)生成模塊，用于根據(jù)輸入的原始數(shù)字信號(hào)生成陰影信號(hào)和有效信號(hào)，陰影信號(hào)在有效信號(hào)發(fā)生翻轉(zhuǎn)時(shí)保持當(dāng)前數(shù)據(jù)，并在有效信號(hào)保持時(shí)進(jìn)行翻轉(zhuǎn)；第一運(yùn)算邏輯模塊，用于對(duì)有效信號(hào)進(jìn)行運(yùn)算；第二運(yùn)算邏輯模塊，用于對(duì)陰影信號(hào)進(jìn)行運(yùn)算，第二運(yùn)算邏輯模塊和第一運(yùn)算邏輯模塊共用電源；數(shù)模轉(zhuǎn)換模塊，用于對(duì)運(yùn)算后的有效信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，以輸出模擬信號(hào)。本申請(qǐng)技術(shù)方案通過設(shè)置數(shù)據(jù)生成模塊生成陰影信號(hào)，并設(shè)置第二邏輯模塊對(duì)陰影信號(hào)進(jìn)行運(yùn)算，陰影信號(hào)和有效信號(hào)在每一拍(也即每個(gè)時(shí)鐘信號(hào)周期內(nèi))均存在數(shù)據(jù)進(jìn)行翻轉(zhuǎn)，從而使得電源網(wǎng)絡(luò)在每一拍均產(chǎn)生電源噪聲(也即毛刺)，每一拍數(shù)據(jù)的建立延遲相等，建立誤差導(dǎo)致的波形失真不再與數(shù)據(jù)相關(guān)，進(jìn)而消除了數(shù)據(jù)相關(guān)的諧波失真。
16、進(jìn)一步地，數(shù)據(jù)生成模塊包括判斷單元，用于判斷相鄰兩個(gè)時(shí)鐘信號(hào)周期內(nèi)的原始數(shù)字信號(hào)是否發(fā)生翻轉(zhuǎn)，并輸出判斷結(jié)果；翻轉(zhuǎn)單元，用于根據(jù)判斷結(jié)果確定是否對(duì)當(dāng)前時(shí)鐘信號(hào)周期內(nèi)的陰影信號(hào)進(jìn)行翻轉(zhuǎn)。本申請(qǐng)技術(shù)方案通過判斷單元可以判斷原始數(shù)字信號(hào)在相鄰兩個(gè)時(shí)鐘信號(hào)周期內(nèi)是否發(fā)生翻轉(zhuǎn)，也即信號(hào)值是否發(fā)生變化；翻轉(zhuǎn)單元?jiǎng)t用于根據(jù)原始數(shù)字信號(hào)是否翻轉(zhuǎn)來確定陰影信號(hào)是否翻轉(zhuǎn)，從而保證有效信號(hào)和陰影信號(hào)中一個(gè)在每個(gè)時(shí)鐘信號(hào)周期內(nèi)存在翻轉(zhuǎn)，從而實(shí)現(xiàn)對(duì)數(shù)據(jù)相關(guān)的電源噪聲的消除。
1.一種數(shù)模轉(zhuǎn)換器，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的數(shù)模轉(zhuǎn)換器，其特征在于，在時(shí)鐘信號(hào)的每一周期內(nèi)均有信號(hào)發(fā)生翻轉(zhuǎn)，所述信號(hào)為所述陰影信號(hào)或所述有效信號(hào)。
3.根據(jù)權(quán)利要求1所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述數(shù)據(jù)生成模塊包括：判斷單元，用于判斷相鄰兩個(gè)時(shí)鐘信號(hào)周期內(nèi)的原始數(shù)字信號(hào)是否發(fā)生翻轉(zhuǎn)，并輸出判斷結(jié)果；
4.根據(jù)權(quán)利要求3所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述判斷單元包括：
5.根據(jù)權(quán)利要求4所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述翻轉(zhuǎn)單元包括：
6.根據(jù)權(quán)利要求5所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述第二延遲子單元輸出所述有效信號(hào)，所述第三延遲單元輸出所述陰影信號(hào)。
7.根據(jù)權(quán)利要求5所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述判斷單元還包括：
8.根據(jù)權(quán)利要求1所述的數(shù)模轉(zhuǎn)換器，其特征在于，所述第一運(yùn)算邏輯模塊與所述第二運(yùn)算邏輯模塊的數(shù)量為多個(gè)，多個(gè)第一運(yùn)算邏輯模塊與多個(gè)第二運(yùn)算邏輯模塊具有對(duì)應(yīng)關(guān)系，具有對(duì)應(yīng)關(guān)系的第一運(yùn)算邏輯模塊與第二運(yùn)算邏輯模塊共用同一電源。
9.一種計(jì)算設(shè)備，其特征在于，包括權(quán)利要求1至8任一項(xiàng)所述的數(shù)模轉(zhuǎn)換器。
10.一種芯片，其特征在于，包括權(quán)利要求1至8任一項(xiàng)所述的數(shù)模轉(zhuǎn)換器。