本發(fā)明屬于存內(nèi)計(jì)算電路，具體涉及一種面向高效存內(nèi)處理的可配置級(jí)聯(lián)電路。

背景技術(shù)：

1、隨著人工智能與邊緣計(jì)算技術(shù)的快速發(fā)展，傳統(tǒng)計(jì)算電路中頻繁的數(shù)據(jù)搬運(yùn)導(dǎo)致的“存儲(chǔ)墻”問(wèn)題日益凸顯，存內(nèi)計(jì)算技術(shù)通過(guò)將計(jì)算單元嵌入存儲(chǔ)陣列，直接在數(shù)據(jù)存儲(chǔ)位置完成運(yùn)算，成為突破能效瓶頸的重要方向。

2、針對(duì)上述問(wèn)題，業(yè)界提出了部分可配置存內(nèi)計(jì)算架構(gòu)，但其配置過(guò)程仍存在顯著不足：首先，配置指令解析與硬件響應(yīng)延遲較高，導(dǎo)致動(dòng)態(tài)任務(wù)切換效率低下；其次，計(jì)算單元間級(jí)聯(lián)關(guān)系需預(yù)先靜態(tài)定義，無(wú)法根據(jù)指令構(gòu)建計(jì)算流水線；最后，存儲(chǔ)與計(jì)算資源缺乏深度協(xié)同，中間緩存數(shù)據(jù)仍需頻繁回寫(xiě)片外存儲(chǔ)，未能充分發(fā)揮存內(nèi)計(jì)算優(yōu)勢(shì)。這些缺陷使得現(xiàn)有電路在邊緣端高實(shí)時(shí)、多場(chǎng)景應(yīng)用中面臨嚴(yán)峻瓶頸。

技術(shù)實(shí)現(xiàn)思路

1、為了解決現(xiàn)有技術(shù)中存在的上述問(wèn)題，本發(fā)明提供了一種面向高效存內(nèi)處理的可配置級(jí)聯(lián)電路。本發(fā)明要解決的技術(shù)問(wèn)題通過(guò)以下技術(shù)方案實(shí)現(xiàn)：

2、本發(fā)明實(shí)施例提供了一種面向高效存內(nèi)處理的可配置級(jí)聯(lián)電路，所述可配置級(jí)聯(lián)電路包括：

3、片上存儲(chǔ)單元，包括第一bram、第二bram和第三bram；所述第一bram，用于存儲(chǔ)外部輸入的級(jí)聯(lián)指令，該級(jí)聯(lián)指令包括級(jí)聯(lián)進(jìn)程終止操作塊和/或若干存內(nèi)計(jì)算單元操作塊；所述第二bram和所述第三bram，用于交替存儲(chǔ)中間緩存數(shù)據(jù)；所述第二bram，還用于存儲(chǔ)外部輸入的初始數(shù)據(jù)；

4、狀態(tài)機(jī)模塊，用于根據(jù)外部輸入的啟動(dòng)信號(hào)使得狀態(tài)機(jī)模塊從等待狀態(tài)轉(zhuǎn)入級(jí)聯(lián)指令預(yù)配置狀態(tài)；

5、級(jí)聯(lián)指令分配器單元，用于在所述級(jí)聯(lián)指令預(yù)配置狀態(tài)，從所述第一bram讀取級(jí)聯(lián)指令，并通過(guò)位域分割機(jī)制將該級(jí)聯(lián)指令分為多個(gè)子指令，通過(guò)地址映射機(jī)制將每個(gè)子指令分配于對(duì)應(yīng)的配置寄存器單元，完成所有子指令分配后產(chǎn)生指令傳輸完成信號(hào)，以使?fàn)顟B(tài)機(jī)模塊從級(jí)聯(lián)指令預(yù)配置狀態(tài)轉(zhuǎn)入計(jì)算引擎工作狀態(tài)；

6、解碼器單元，用于在所述計(jì)算引擎工作狀態(tài)，分別從每個(gè)配置寄存器單元讀取子指令對(duì)應(yīng)的級(jí)聯(lián)進(jìn)程終止操作塊或存內(nèi)計(jì)算單元操作塊：若該讀取結(jié)果為存內(nèi)計(jì)算單元操作塊時(shí)，解析輸出包含對(duì)應(yīng)存內(nèi)計(jì)算單元操作塊的第一序號(hào)及通道配置參數(shù)；若該讀取結(jié)果為級(jí)聯(lián)進(jìn)程終止操作塊時(shí)，輸出級(jí)聯(lián)終止信號(hào)，以使?fàn)顟B(tài)機(jī)模塊從所述計(jì)算引擎工作狀態(tài)轉(zhuǎn)入工作完成狀態(tài)；

7、可配置級(jí)聯(lián)計(jì)算引擎，用于在所述計(jì)算引擎工作狀態(tài)，根據(jù)所述控制字內(nèi)的第一序號(hào)確定使能的存內(nèi)計(jì)算單元，并根據(jù)所述控制字內(nèi)的通道配置參數(shù)對(duì)使能的存內(nèi)計(jì)算單元進(jìn)行配置，利用配置后的存內(nèi)計(jì)算單元對(duì)從所述第二bram或所述第三bram讀取的數(shù)據(jù)進(jìn)行計(jì)算輸出中間緩存數(shù)據(jù)，以將所述中間緩存數(shù)據(jù)存儲(chǔ)于所述第二bram或所述第三bram；其中，從所述第二bram第一次讀取的數(shù)據(jù)為初始數(shù)據(jù)，之后從所述第二bram或所述第三bram讀取的數(shù)據(jù)為中間緩存數(shù)據(jù)。

8、在本發(fā)明的一個(gè)實(shí)施例中，所述級(jí)聯(lián)指令分配器單元包括指令地址計(jì)數(shù)器和指令分配器；其中，

9、所述指令地址計(jì)數(shù)器，用于累加統(tǒng)計(jì)子指令分配的寄存器的第二序號(hào)，并在分配的第二序號(hào)達(dá)到預(yù)設(shè)分配序號(hào)閾值時(shí)，產(chǎn)生指令傳輸完成信號(hào)；

10、所述指令分配器，用于通過(guò)位域分割機(jī)制將所述級(jí)聯(lián)指令按預(yù)設(shè)比特閾值分為多個(gè)子指令，并通過(guò)地址映射機(jī)制將每個(gè)子指令分配于第二序號(hào)對(duì)應(yīng)的寄存器。

11、在本發(fā)明的一個(gè)實(shí)施例中，所述配置寄存器單元包括寄存器計(jì)數(shù)器和若干寄存器；其中，

12、每個(gè)寄存器，用于存儲(chǔ)對(duì)應(yīng)子指令中的級(jí)聯(lián)進(jìn)程終止操作塊或存內(nèi)計(jì)算單元操作塊；

13、所述寄存器計(jì)數(shù)器，用于累加統(tǒng)計(jì)讀取的寄存器的第二序號(hào)。

14、在本發(fā)明的一個(gè)實(shí)施例中，所述解碼器單元包括操作塊解析模塊和參數(shù)判別模塊；其中，

15、所述操作塊解析模塊，用于從讀取的第二序號(hào)對(duì)應(yīng)的寄存器中讀取級(jí)聯(lián)進(jìn)程終止操作塊或存內(nèi)計(jì)算單元操作塊，若該讀取結(jié)果為存內(nèi)計(jì)算單元操作塊時(shí)，將該存內(nèi)計(jì)算單元操作塊分離為操作碼與參數(shù)域；

16、所述參數(shù)判別模塊，用于根據(jù)所述操作碼判斷操作塊類型，若所述操作塊類型為存內(nèi)計(jì)算單元操作塊時(shí)，對(duì)對(duì)應(yīng)的參數(shù)域進(jìn)行解析分離出輸入通道參數(shù)和輸出通道參數(shù)，輸出包含對(duì)應(yīng)存內(nèi)計(jì)算單元操作塊的第一序號(hào)及輸入通道參數(shù)、輸出通道參數(shù)的控制字，若所述操作塊類型為級(jí)聯(lián)進(jìn)程終止操作塊時(shí)，產(chǎn)生級(jí)聯(lián)終止信號(hào)。

17、在本發(fā)明的一個(gè)實(shí)施例中，所述可配置級(jí)聯(lián)計(jì)算引擎包括分布式配置總線、若干存內(nèi)計(jì)算單元；其中，

18、所述分布式配置總線，用于接收所述解碼器單元輸出的控制字，并廣播發(fā)于每個(gè)存內(nèi)計(jì)算單元；

19、每個(gè)存內(nèi)計(jì)算單元，用于根據(jù)所述控制字內(nèi)的第一序號(hào)確定使能的存內(nèi)計(jì)算單元，并根據(jù)所述輸入通道參數(shù)、所述輸出通道參數(shù)對(duì)使能的存內(nèi)計(jì)算單元進(jìn)行配置，利用配置后的存內(nèi)計(jì)算單元對(duì)從所述第二bram或所述第三bram讀取的數(shù)據(jù)進(jìn)行計(jì)算輸出中間緩存數(shù)據(jù)，以將所述中間緩存數(shù)據(jù)存儲(chǔ)于所述第二bram或所述第三bram。

20、在本發(fā)明的一個(gè)實(shí)施例中，每個(gè)存內(nèi)計(jì)算單元，還用于在計(jì)算輸出中間緩存數(shù)據(jù)之后，產(chǎn)生存內(nèi)計(jì)算完成信號(hào)，以控制所述寄存器計(jì)數(shù)器繼續(xù)累加統(tǒng)計(jì)讀取的寄存器的第二序號(hào)。

21、在本發(fā)明的一個(gè)實(shí)施例中，所述可配置級(jí)聯(lián)計(jì)算引擎還包括第一多路選擇器、第二多路選擇器、第一兩路選擇器；其中，

22、所述第一多路選擇器，用于從所有存內(nèi)計(jì)算單元中選擇輸出當(dāng)前確定使能的存內(nèi)計(jì)算單元計(jì)算的中間緩存數(shù)據(jù)；

23、所述第二多路選擇器，用于從所有存內(nèi)計(jì)算單元中選擇輸出當(dāng)前確定使能的存內(nèi)計(jì)算單元產(chǎn)生的存內(nèi)計(jì)算完成信號(hào)；

24、所述第一兩路選擇器，用于選擇將所述第一多路選擇器輸出的中間緩存數(shù)據(jù)存儲(chǔ)至所述第二bram或所述第三bram。

25、在本發(fā)明的一個(gè)實(shí)施例中，存儲(chǔ)選擇信號(hào)為1時(shí)，向所述第二bram存儲(chǔ)中間緩存數(shù)據(jù)、從所述第三bram讀取中間緩存數(shù)據(jù)；存儲(chǔ)選擇信號(hào)為0時(shí)，從所述第二bram讀取中間緩存數(shù)據(jù)、向所述第三bram存儲(chǔ)中間緩存數(shù)據(jù)；

26、所述第一兩路選擇器，還用于根據(jù)所述存儲(chǔ)選擇信號(hào)，選擇將所述第一多路選擇器輸出的中間緩存數(shù)據(jù)存儲(chǔ)至所述第二bram或所述第三bram。

27、在本發(fā)明的一個(gè)實(shí)施例中，所述片上存儲(chǔ)單元還包括第二兩路選擇器、第三兩路選擇器；其中，

28、所述第二兩路選擇器，用于根據(jù)所述存內(nèi)計(jì)算完成信號(hào)和所述存儲(chǔ)選擇信號(hào)，從所述第二bram或所述第三bram讀取輸出上一次存儲(chǔ)的中間緩存數(shù)據(jù)；

29、所述第三兩路選擇器，用于根據(jù)所述級(jí)聯(lián)終止信號(hào)和所述存儲(chǔ)選擇信號(hào)，從所述第二bram或所述第三bram讀取輸出最后一次存儲(chǔ)的中間緩存數(shù)據(jù)。

30、在本發(fā)明的一個(gè)實(shí)施例中，所述狀態(tài)機(jī)模塊，還用于根據(jù)等待信號(hào)使得狀態(tài)機(jī)模塊從工作完成狀態(tài)轉(zhuǎn)入等待狀態(tài)。

31、本發(fā)明的有益效果：

32、本發(fā)明提出的面向高效存內(nèi)處理的可配置級(jí)聯(lián)電路，為一種支持配置且處理速度高的可配置級(jí)聯(lián)存內(nèi)處理電路，通過(guò)創(chuàng)新的指令驅(qū)動(dòng)可配置級(jí)聯(lián)計(jì)算引擎設(shè)計(jì)，突破了傳統(tǒng)存內(nèi)計(jì)算電路硬件固化的局限，實(shí)現(xiàn)計(jì)算邏輯、數(shù)據(jù)流路徑可根據(jù)任務(wù)進(jìn)行配置；可配置計(jì)算引擎、級(jí)聯(lián)指令分配器單元、配置寄存器單元、片上存儲(chǔ)單元的四層協(xié)同設(shè)計(jì)，構(gòu)建了“計(jì)算-緩存-傳輸”一體化流水線，通過(guò)級(jí)聯(lián)指令驅(qū)動(dòng)的資源配置機(jī)制與異構(gòu)計(jì)算引擎深度協(xié)同，使所有計(jì)算、緩存、傳輸任務(wù)直接在級(jí)聯(lián)電路內(nèi)部完成，克服了現(xiàn)有存內(nèi)計(jì)算電路中硬件資源固化、任務(wù)適應(yīng)性差、多級(jí)流水線協(xié)同效率低等瓶頸，消除了中間數(shù)據(jù)頻繁搬運(yùn)，為邊緣端多場(chǎng)景應(yīng)用提供高適應(yīng)性硬件基礎(chǔ)。

33、以下將結(jié)合附圖及實(shí)施例對(duì)本發(fā)明做進(jìn)一步詳細(xì)說(shuō)明。