本發(fā)明構(gòu)思涉及半導(dǎo)體裝置。
背景技術(shù)：
1、隨著對具有高性能、高速和/或多功能的半導(dǎo)體裝置的增大的需求，半導(dǎo)體裝置的集成度已經(jīng)增大。正在開發(fā)其中電源軌（power?rail）設(shè)置在晶片的后表面上的背側(cè)電力輸送網(wǎng)絡(luò)（bspdn）結(jié)構(gòu)，以提供具有高集成度的半導(dǎo)體裝置。附加地，為了克服由于平面的金屬氧化物半導(dǎo)體場效應(yīng)晶體管（fet）（mosfet）的尺寸的減小而導(dǎo)致的操作特性的限制，正在進(jìn)行研究以開發(fā)包括具有三維溝道的鰭式場效應(yīng)晶體管（finfet）的半導(dǎo)體裝置。
技術(shù)實現(xiàn)思路
1、本發(fā)明構(gòu)思的方面可在于提供具有增大的可靠性的半導(dǎo)體裝置。
2、根據(jù)本公開的實施例，一種半導(dǎo)體裝置包括基底絕緣層。柵極結(jié)構(gòu)在基底絕緣層上在第一方向上延伸。第一源極/漏極結(jié)構(gòu)和第二源極/漏極結(jié)構(gòu)布置在柵極結(jié)構(gòu)的一側(cè)上，并且在第一方向上彼此間隔開。第一源極/漏極結(jié)構(gòu)包括第一中心源極/漏極區(qū)域、圍繞第一中心源極/漏極區(qū)域的側(cè)表面和下表面的第一外圍源極/漏極區(qū)域、以及直接接觸第一外圍源極/漏極區(qū)域的下表面的第一模制層。第二源極/漏極結(jié)構(gòu)包括第二中心源極/漏極區(qū)域、圍繞第二中心源極/漏極區(qū)域的側(cè)表面和下表面的第二外圍源極/漏極區(qū)域、設(shè)置在第二外圍源極/漏極區(qū)域下方的第二模制層。蝕刻停止層設(shè)置在第二外圍源極/漏極區(qū)域與第二模制層之間。蝕刻停止層包括與第二外圍源極/漏極區(qū)域的材料和第二模制層的材料不同的材料。第一中心源極/漏極區(qū)域具有第一導(dǎo)電類型，并且第二中心源極/漏極區(qū)域具有與第一導(dǎo)電類型不同的第二導(dǎo)電類型。
3、根據(jù)本公開的實施例，一種半導(dǎo)體裝置包括基底絕緣層。柵極結(jié)構(gòu)在基底絕緣層上在第一方向上延伸。多個源極/漏極結(jié)構(gòu)在柵極結(jié)構(gòu)的一側(cè)上在第一方向上彼此間隔開。所述多個源極/漏極結(jié)構(gòu)包括第一組源極/漏極結(jié)構(gòu)和第二組源極/漏極結(jié)構(gòu)。背側(cè)接觸插塞穿過基底絕緣層，并且連接到第一組源極/漏極結(jié)構(gòu)。多個源極/漏極結(jié)構(gòu)中的每個包括中心源極/漏極區(qū)域和圍繞中心源極/漏極區(qū)域的外圍源極/漏極區(qū)域。第二組源極/漏極結(jié)構(gòu)還包括直接接觸外圍源極/漏極區(qū)域的下表面的模制層。
4、根據(jù)本公開的實施例，一種半導(dǎo)體裝置包括：柵極結(jié)構(gòu)，在一個方向上延伸。源極/漏極結(jié)構(gòu)設(shè)置在柵極結(jié)構(gòu)外部。背側(cè)接觸插塞電連接到源極/漏極結(jié)構(gòu)，并且設(shè)置在源極/漏極結(jié)構(gòu)下方。源極/漏極結(jié)構(gòu)包括中心源極/漏極區(qū)域和圍繞中心源極/漏極區(qū)域的外圍源極/漏極區(qū)域。外圍源極/漏極區(qū)域包括朝向柵極結(jié)構(gòu)突出的多個突起。外圍源極/漏極區(qū)域包括第一濃度的非硅元素。中心源極/漏極區(qū)域包括第一外延層，第一外延層包括第二濃度的非硅元素，第二濃度比第一濃度高。第一外延層覆蓋外圍源極/漏極區(qū)域的內(nèi)側(cè)表面。第二外延層包括第三濃度的非硅元素，第三濃度比第二濃度高。第二外延層設(shè)置在第一外延層上。背側(cè)接觸插塞與外圍源極/漏極區(qū)域直接接觸。
1.一種半導(dǎo)體裝置，包括：
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，第一外圍源極/漏極區(qū)域包括：多個突起，從第一外圍源極/漏極區(qū)域的面對柵極結(jié)構(gòu)的側(cè)表面延伸，并且朝向柵極結(jié)構(gòu)突出。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中，所述多個突起中的每個的突起長度比第一中心源極/漏極區(qū)域的下端與第一外圍源極/漏極區(qū)域的下端之間的距離大。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，還包括：
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其中：
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，第一中心源極/漏極區(qū)域的下端與第一外圍源極/漏極區(qū)域的下端之間的距離比第一外圍源極/漏極區(qū)域的下端與第一模制層的下端之間的距離小。
7.根據(jù)權(quán)利要求1至6中任一項所述的半導(dǎo)體裝置，其中：
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其中：
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其中，第一中心源極/漏極區(qū)域和第一外圍源極/漏極區(qū)域包括硅鍺，
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其中，第一模制層包括硅鍺，
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，其中，第二外圍源極/漏極區(qū)域和第二模制層包括硅鍺，
12.一種半導(dǎo)體裝置，包括：
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其中：
14.根據(jù)權(quán)利要求12或13所述的半導(dǎo)體裝置，還包括：前側(cè)接觸插塞，連接到第二組源極/漏極結(jié)構(gòu)，并且設(shè)置在第二組源極/漏極結(jié)構(gòu)上方。
15.一種半導(dǎo)體裝置，包括：
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其中，所述非硅元素是鍺。
17.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其中：
18.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其中：
19.根據(jù)權(quán)利要求15至18中任一項所述的半導(dǎo)體裝置，其中，背側(cè)接觸插塞包括限定背側(cè)接觸插塞的上表面的金屬-半導(dǎo)體化合物層。
20.根據(jù)權(quán)利要求15至18中任一項所述的半導(dǎo)體裝置，其中：